74HCT595D,118

Beim Modell 74HCT595D handelt es sich um ein 8-Bit-Schieberegister mit seriellem Eingang und seriellem oder parallelem Ausgang sowie Ausgangs-Latches und 3-State-Ausgang. Die Register verfügen über separate Taktgeber. Der Baustein 74HCT595 ist ein High-Speed-CMOS-Baustein mit Si-Gate, der mit Low-Power-Schottky-TTL (LSTTL) pinkompatibel ist. Er erfüllt die Anforderungen des JEDEC-Standards Nr. 7A. Daten werden beim Positiv-Übergang des Schieberegister-Takteingangs (SHCP) verschoben. Die Daten in jedem Register werden beim Positiv-Übergang des Speicherregister-Takteingangs (STCP) in das Speicherregister verschoben. Bei Verbindung beider Taktgeber ist das Schieberegister dem Speicherregister immer einen Taktimpuls voraus.

• Speicherregister mit 3-State-Ausgängen
• Direktes Zurücksetzen und Leeren des Schieberegisters (SRCLR)
• Eingangsleckstrom: ± 1µA
• Ausgangsstrom im ausgeschalteten Zustand: ± 10µA
• Versorgungsstrom: 160µA
• Schieberegister-Ausgabefrequenz, typ.: 100MHz

Anwendungen

Industrie

Hinweise

ESD-empfindliche Bauelemente! Handhabung nur mit geeigneten Schutzmaßnahmen!