Seite drucken
MT53E768M64D4HJ-046 AAT:C
DRAM, Mobile LPDDR4, 48 Gbit, 768M x 64 Bit, 2.133 GHz, TFBGA, 556 Pin(s)
Abbildung ggf. ähnlich. Alle Angaben ohne Gewähr. Ausschlaggebend sind die Produktinformationen des Herstellers.
HerstellerMICRON
HerstellerteilenummerMT53E768M64D4HJ-046 AAT:C
Bestellnummer4263240
Technisches Datenblatt
50 auf Lager
Ihr Bedarf geht darüber hinaus?
Lieferung am nächsten Werktag
Standard-Lieferung bei Bestellung vor 17:00 Uhr
| Menge | Preis (ohne MwSt.) |
|---|---|
| 1+ | 56,530 € |
| 5+ | 54,230 € |
| 10+ | 51,890 € |
| 25+ | 48,810 € |
Preiseinheit:Stück
Minimum: 1
Mehrere: 1
56,53 € (ohne MwSt.)
Bestellnr. /Hinweis zur Position hinzufügen
Nur für diese Bestellung zu Ihrer Auftragsbestätigung, Rechnung und Versandanzeige hinzugefügt.
Diese Nummer wird der Auftragsbestätigung, der Rechnung, dem Versandschein, der Webbestätigungs-E-Mail und dem Etikett hinzugefügt.
Produktspezifikationen
HerstellerMICRON
HerstellerteilenummerMT53E768M64D4HJ-046 AAT:C
Bestellnummer4263240
Technisches Datenblatt
DRAM-AusführungMobile LPDDR4
Speicherdichte48Gbit
Speicherkonfiguration768M x 64 Bit
Taktfrequenz, max.2.133GHz
IC-Gehäuse / BauformTFBGA
Anzahl der Pins556Pin(s)
Versorgungsspannung, nom.1.1V
IC-MontageOberflächenmontage
Betriebstemperatur, min.-40°C
Betriebstemperatur, max.105°C
Produktpalette-
SVHCNo SVHC (17-Dec-2015)
Produktbeschreibung
MT53E768M64D4HJ-046 AAT:C is a mobile LPDDR4 SDRAM. The 12Gb mobile low-power DDR4 SDRAM with low VDDQ (LPDDR4X) is a high-speed, CMOS dynamic random-access memory device. This device is internally configured with 1 channel ×16 I/O, having 8-banks.
- 16n prefetch DDR architecture, 8 internal banks per channel for concurrent operation
- Single-data-rate CMD/ADR entry, bidirectional/differential data strobe per byte lane
- Programmable READ and WRITE latencies (RL/WL), programmable and on-the-fly burst lengths (BL=16, 32)
- Directed per-bank refresh for concurrent bank operation and ease of command scheduling
- On-chip temperature sensor to control self refresh rate, partial-array self refresh (PASR)
- Selectable output drive strength (DS), clock-stop capability, AEC-Q100 automotive grade
- Programmable VSS (ODT) termination, single-ended CK and DQS support
- Operating voltage is 1.10V VDD2/0.60V VDDQ or 1.10V VDDQ, 468ps cycle time
- 6GB (48Gb) total density, 4266Mb/s data rate per pin
- Operating temperature range from -40°C to +105°C, 556-ball TFBGA package
Technische Spezifikationen
DRAM-Ausführung
Mobile LPDDR4
Speicherkonfiguration
768M x 64 Bit
IC-Gehäuse / Bauform
TFBGA
Versorgungsspannung, nom.
1.1V
Betriebstemperatur, min.
-40°C
Produktpalette
-
Speicherdichte
48Gbit
Taktfrequenz, max.
2.133GHz
Anzahl der Pins
556Pin(s)
IC-Montage
Oberflächenmontage
Betriebstemperatur, max.
105°C
SVHC
No SVHC (17-Dec-2015)
Technische Dokumente (1)
Gesetzgebung und Umweltschutz
Herkunftsland:
Land, in dem der letzte Fertigungsprozeß ausgeführt wurde.Herkunftsland:Singapore
Land, in dem der letzte Fertigungsprozeß ausgeführt wurde.
Land, in dem der letzte Fertigungsprozeß ausgeführt wurde.Herkunftsland:Singapore
Land, in dem der letzte Fertigungsprozeß ausgeführt wurde.
Tarif-Nr.:85423290
US ECCN:EAR99
EU ECCN:NLR
RoHS-konform:Ja
RoHS
RoHS-Phthalate-konform:Ja
RoHS
SVHC:No SVHC (17-Dec-2015)
Produkt-Konformitätszertifikat herunterladen
Produkt-Konformitätszertifikat
Gewicht (kg):.000001