Seite drucken
S71KL256SC0BHB000
Multichip-Baustein (MCP), DDR, 8Bit, 64Mbit-DRAM, 100MHz, 3V, -40°C bis 105°C, FBGA-24
Abbildung ggf. ähnlich. Alle Angaben ohne Gewähr. Ausschlaggebend sind die Produktinformationen des Herstellers.
1.352 auf Lager
Ihr Bedarf geht darüber hinaus?
Lieferung am nächsten Werktag
Standard-Lieferung bei Bestellung vor 17:00 Uhr
| Menge | Preis (ohne MwSt.) |
|---|---|
| 1+ | 17,070 € |
| 10+ | 15,800 € |
| 25+ | 14,900 € |
| 50+ | 14,600 € |
| 100+ | 14,300 € |
Preiseinheit:Stück
Minimum: 1
Mehrere: 1
17,07 € (ohne MwSt.)
Bestellnr. /Hinweis zur Position hinzufügen
Nur für diese Bestellung zu Ihrer Auftragsbestätigung, Rechnung und Versandanzeige hinzugefügt.
Diese Nummer wird der Auftragsbestätigung, der Rechnung, dem Versandschein, der Webbestätigungs-E-Mail und dem Etikett hinzugefügt.
Produktspezifikationen
HerstellerINFINEON
HerstellerteilenummerS71KL256SC0BHB000
Bestellnummer4332205
Technisches Datenblatt
DRAM-AusführungDDR
DRAM-Dichte64Mbit
Datenbusbreite8 Bit
MCP-Ausführung-
NAND- / NOR-Dichte256Mbit
IC-Gehäuse / BauformFBGA
Anzahl der Pins24Pin(s)
Breite des sekundären Busses-
Versorgungsspannung, nom.3V
Taktfrequenz, max.100MHz
IC-MontageOberflächenmontage
Betriebstemperatur, min.-40°C
Betriebstemperatur, max.105°C
Produktpalette-
SVHCNo SVHC (21-Jan-2025)
Produktbeschreibung
S71KL256SC0BHB000 is a 3.0V-only Cypress HyperBus MCP. A HyperBus MCP reduces board space and Printed Circuit Board (PCB) signal routing congestion while also maintaining or improving signal integrity over separately packaged memory configurations.
- 256Mb HyperFlash density, 65nm MirrorBit process technology
- 64Mb HyperRAM density
- HyperBus Interface, 1.8V I/O, 12 bus signals, differential clock (CK/CK#)
- 3.0V I/O, 11 bus signals, single ended clock (CK), chip select (CS#), 8-bit data bus (DQ[7:0])
- Bidirectional data strobe/mask, output at the start of all transactions to indicate refresh latency
- Reset, INT# output to generate external interrupt, busy to ready transition
- RSTO# Output to generate system level Power-On Reset (POR), user configurable RSTO# Low period
- 24-ball FBGA package
- Temperature range from -40°C to +105°C (automotive, AEC-Q100 Grade 2)
Technische Spezifikationen
DRAM-Ausführung
DDR
Datenbusbreite
8 Bit
NAND- / NOR-Dichte
256Mbit
Anzahl der Pins
24Pin(s)
Versorgungsspannung, nom.
3V
IC-Montage
Oberflächenmontage
Betriebstemperatur, max.
105°C
SVHC
No SVHC (21-Jan-2025)
DRAM-Dichte
64Mbit
MCP-Ausführung
-
IC-Gehäuse / Bauform
FBGA
Breite des sekundären Busses
-
Taktfrequenz, max.
100MHz
Betriebstemperatur, min.
-40°C
Produktpalette
-
Technische Dokumente (2)
Gesetzgebung und Umweltschutz
Herkunftsland:
Land, in dem der letzte Fertigungsprozeß ausgeführt wurde.Herkunftsland:United States
Land, in dem der letzte Fertigungsprozeß ausgeführt wurde.
Land, in dem der letzte Fertigungsprozeß ausgeführt wurde.Herkunftsland:United States
Land, in dem der letzte Fertigungsprozeß ausgeführt wurde.
Tarif-Nr.:85423290
US ECCN:3A991.b.1.a
EU ECCN:NLR
RoHS-konform:Ja
RoHS
RoHS-Phthalate-konform:Ja
RoHS
SVHC:No SVHC (21-Jan-2025)
Produkt-Konformitätszertifikat herunterladen
Produkt-Konformitätszertifikat
Gewicht (kg):.000001
Produktnachverfolgung