SN74LVC1T45DCKT

Beim Modell SN74LVC1T45DCKT handelt es sich um einen nicht invertierenden 1-Bit-Bus-Transceiver, der mit zwei separaten, konfigurierbaren Versorgungsspannungen arbeitet. Port A ist für das Tracken von VCCA eingerichtet. VCCA akzeptiert alle Versorgungsspannungen von 1.65 bis 5.5V. Port B ist für das Tracken von VCCB eingerichtet. VCCB akzeptiert alle Versorgungsspannungen von 1.65 bis 5.5V. Dadurch ist eine universelle bidirektionale Übersetzung im niedrigen Spannungsbereich zwischen den Spannungsknoten mit 1.8, 2.5, 3.3 und 5V möglich. Der Baustein ist für eine asynchrone Kommunikation zwischen zwei Datenbussen ausgelegt. Die Logikpegel des Direction-Control-Eingangs (DIR) aktivieren entweder die Port-B-Ausgänge oder die Port-A-Ausgänge. Bei Aktivierung der Port-B-Ausgänge werden die Daten von Bus A auf Bus B übertragen, bei Aktivierung der Port-A-Ausgänge von Bus B auf Bus A. Die Eingangsschaltung von Port A und Port B ist stets aktiv und es muss ein HIGH- oder LOW-Logikpegel anliegen, um einen übermäßigen ICC und ICCZ zu vermeiden. Der Baustein ist so konzipiert, dass der DIR-Eingang durch VCCA versorgt wird.

• Ausführung mit vollständig konfigurierbarer zweifacher Versorgungsspannung, wodurch jeder Port im Versorgungsspannungsbereich von 1.65 bis 5.5V arbeitet
• VCC-Isolierung: wenn einer der VCC-Eingänge auf GND liegt, sind beide Ports im hochimpedanten Zustand
• DIR-Eingangsschaltung referenziert auf VCCA
• Geringe Leistungsaufnahme, ICC: max. 4μA
• ± 24mA Ausgangs-Treiberstrom bei 3.3V
• Ioff unterstützt die teilweise Abschaltung
• Datenübertragungsrate, max.: 420Mbps (Übersetzung 3.3 auf 5V), 210Mbps (Übersetzung auf 3.3V), 75Mbps (Übersetzung auf 1.8V)
• Latch-up-Leistung übersteigt 100mA gemäß JESD 78, Klasse II
• Umweltfreundliches Produkt, frei von Sb/Br

Anwendungen

Unterhaltungselektronik, Industrie, Gewerbe, Kommunikation & Netzwerke

Hinweise

Nur bedingt ESD-sicher! Baustein muss bei Lagerung oder Handhabung kurzgeschlossen sein oder sich in leitfähigem Schaumstoff befinden, um Schäden an den MOS-Gates durch elektrostatische Entladung zu verhindern.